DDR3プロトコルアナライザ
Kibra 380

  •  
  •  
  •  

DDRは「Double Data-Rate Synchronous DRAM(SDRAM)」の略であり、コンピュータシステムに用いられるメモリーのデータ転送に用いられる通信方式です。 
DDRはPC100/133 SDRAMの後継規格で、2000年に初めて公開されました。 
その大きな利点はクロックサイクルの立ち上がりと立ち下がりのエッジ両方におけるデータをフェッチすることができる能力であり、これによりクロック周波数に対して倍速の転送レートを実現することが可能となりました。 
例えばDDR200デバイスにおけるデータ転送周波数は200MHzですが、バス転送速度は100MHzです。 DDRメモリバスはPC1600に対しては100MHzクロックレートで動作し、PC1600の場合は100MHz、PC2100の場合は133MHz、PC2700の場合は166MHz、PC3200の場合は200MHzで動作します。 しかしながら、それぞれのDDRメモリモジュールとメモリチップはそれぞれ、200MHz(PC1600の場合)実効データレート、266MHz(PC2100の場合)実効データレート、333MHz(PC2700の場合)実効データレート、400MHz(PC3200の場合)実効データレートで動作します。 これによりコンピュータ業界は、DDR DIMM Speedとして、データレートに対する実際的な実効データレートを規定しました。 PC1600 DIMMは200MHzで動作するとし、PC2100 DIMMは266MHzで動作する、というような規定です。

他のすべてのコンピュータ技術と同様、メモリー性能と集積度は、高速なCPU性能に適合するために進化を続けています。 DDR2はスループットをより高速にするために設計されており、DDRとDDR2の大きな違いとして、DRAMはDDR2に対するメモリセルがバスレートの4分の1で記録されます。 DDR2 RAMのバス周波数は電気的インタフェースの向上、すなわち、on-die termination, pre-fetch buffers, off-chip drivers により増加されています。 DDR2 RAMメモリはまた、新しいフォームファクタである240ピンDIMM(Dual Inline Memory Module)を用いています。 しかしながら、DDR2規格はDDR1規格と互換性はありません。

 DDR2DDR3
Rated Speed400-800 Mbps800-1600 Mbps
Vdd/Vddq1.8V +/- 0.1V1.5V +/- 0.075V
Internal Banks48
TerminationLimitedAll DQ signals
TopologyConventional TFly-by
Driver ControlOCD CalibrationSelf Calibration with ZQ
Thermal SensorNoYes (Optional)

最新のDDRメモリインタフェース技術であるDDR3は過去のDDR企画と比較しても非常に優位な点を持っています。 DDR3は1.5ボルトの動作電圧でピンあたり最大1600Mbpsまでのデータレートに対応します。 この動作電圧はDDR2規格で使われた動作電圧1.8ボルトよりも17%低減されています。 DDR3の内蔵電源管理機能は電力未使用時にDRAM部分をリフレッシュする必要性がなく、モバイルアプリケーションにとって非常に有用です。 DDR3はまた、モバイルエンジニアに最小のリフレッシュサイクルを提供することで更なる省電力を行えるようなオプションのサーモセンサ仕様を用意しています。

DDR3はより一層の高速度で動作するように設計されているため、メモリモジュールの信号品質はかつてないほどに重要になっています。 DDR3はDDR2モジュールで見受けられた「T branches」の代わりに「fly-by」ルーティングという手法を用いています。 これはアドレスと制御ラインが一つのDRAMからもう一つへシングルパスチェーンされていることで、DDR2ではこの部分を、DDR2モジュールに枝分かれするトポロジを用いていました。 「Fly-by」は機械的な線の均衡を取り除き、自動的にメモリーシステムトレーニングにおいてコントローラ固定により発生する自動信号遅延を用いています。 それぞれのDDR3 DRAMチップはキャリブレーションのための自動レベル回路を有しており、キャリブレーションデータを記憶する機能を有しています。 DDR3はまた高速化のためにさらに多くの8バンクを内部バンクとして使用します(DDR2は4バンク)。 多くの内部バンクは先進プリフェッチにおいてアクセス遅延時間を短縮させることができます。

DDR規格におけるメモリアクセスはバースト的であり、選択された箇所からアクセスを開始し、バーストの合計まで継続されるというものです。 さらにインテルによるメモリ設計ではインターリーブされるバースト方式を用いており(ほとんどの他のコントローラはシーケンシャルバースト方式を用いている)複雑さが増しています。 インターリーブとシーケンシャルバーストの能力差は、タイミング違反にトリガを行う時に決定的な違いとなります。 DDR3におけるそれ以上の複雑さは、データ線の信号品質試験が含まれることです。 DQ/DQSは双方向であり、開発者はバス上のREAD/WRITE動作の認識を行うためにDQ/DQSを用いなければなりません。 
LeCroy製Kibra380 DDR3バスアナライザは、専用に開発された小さな遅延時間をもトリガにかけSMA出力します。

 

ページトップに戻る

LeCroy製Kibra380は広範囲にわたるDDR3バスとJEDECタイミング解析を提供するスタンドアローン型のDDR3プロトコルアナライザです。
小型でポータブルなKibra380はWindowsPCにUSBで接続して制御します。ステートとタイミングの波形表示を行い、DDR3のシステムとメモリコントローラのデバッグを高速に行うことが出来ます。

DDR3のテストを行うにあたって、テストの複雑さとコストの高さがいつも問題になります。JEDECのプリプロセッサ
ハードウェアと高価なロジックアナライザに依存したテスト手法は複雑で、DDR3の評価は大変な作業となります。
Kibra380はJEDECプリプロセッサに不可欠なトリガ機能を実装した初めてのスタンドアロン型アナライザです。
また、タイミング波形、デコードされたステートリスト、パフォーマンス、稼動率情報を同時に記録することが出来ます。

非干渉性の高いスロットインターポーザプローブを使用しており、アドレス、コマンド、コントロール信号(ADD/CMD/CNRL)を確実に記録します。
ステートにフォーカスし、データをキャプチャしないことで、Kibra380は高速にDDR3トランザクションを解析することが出来ます。
ハイ・インピーダンスなプローピングと、強力なトリガ機能によって、リアルタイムでフルに動作しているメモリの情報をモニタし、65以上のJEDECバスイベント違反、タイミング違反を検出します。DDR3テストを行うのに、高価で複雑なテスト環境は必要ありません。Kibra380のコンパクトなテスト環境さえあれば十分です。

正確な波形の表示とデコードされたコマンド表示(物理アドレス情報:RA,CA,BA,CSを含む)により、ユーザはJEDECの規格に違反を容易に発見し、解析できます。

  • 高速かつ簡単に行えるDDR3デバッグ
    • 単体ハードウェアシステムで接続と設定が簡単
    • インピーダンスマッチしたインターポーザカードでDUTにプローブ
    • Quad rank(4R) DDR3 DIMMの2つのスロットを同時にモニタ
  • 広範囲にわたるJEDECトリガ&キャプチャ
    • 65以上のJEDECのバスイベント、タイミング違反をリアルタイムで検出
    • 標準的なロジックアナライザのステートリストと比較して記録時間が8倍
    • オシロスコープへRead/Writeコマンド(WE)をトリガ信号として出力
  • タイミング解析にフォーカスした革新的な表示
    • 伝統的なステート&タイミング波形表示
    • 他に類を見ない革新的なアドレスマップ・ビュー
    • バンクごと、DIMMスロットごとにリアルタイムバス情報を表示
    • リアルタイムによるパフォーマンス表示
  • フレキシブルで拡張性の高いプラットフォーム
    • Registered DIMMとUnbuffered DIMMをサポート
    • アナライザを複数台使用してマルチチャンネルと他のシリアルバス(PCI Express等)アナライザと同期して記録が出来るCrossSync(TM)サポート

LeCroy製Kibra380は広範囲にわたるDDR3バスとJEDEDCタイミング解析を提供するスタンドアローン型のDDR3プロトコルアナライザです。
小型でポータブルなKibra380はWindowsPCにUSBで接続して制御します。ステートとタイミングの波形表示を行い、DDR3のシステムとメモリコントローラのデバッグを高速に行うことが出来ます。
DDR3のテストを行うにあたって、テストの複雑さとコストの高さがいつも問題になります。JEDECのプリプロセッサ
ハードウェアと高価なロジックアナライザに依存したテスト手法は複雑で、DDR3の評価は大変な作業となります。
Kibra380はJEDECプリプロセッサに不可欠なトリガ機能を実装した初めてのスタンドアロン型アナライザです。
また、タイミング波形、デコードされたステートリスト、パフォーマンス、稼動率情報を同時に記録することが出来ます。

Kibra380システムはまた、ユニークな機能としてDDR3バス上のRead/Write動作(WE)に対して、トリガ信号出力を外部にて使われるデジタルオシロスコープへ供給することができます。この機能を使うことにより、オシロスコープを使いながらDQ/DQSの相互関連性を用いながらDDR3バス上のRead/Write動作の区別をつけることができるようになります。
タイミング解析に加えて、Kibra380はRead/Write/Power down動作に関する表示を、パフォーマンスメトリクスとして作り出します。
バスメトリクスはバンクあたりやDIMMスロットあたりの動作を追跡し、全般的なメモリ占有状況を提供します。

小型で持ち運びが容易なKibra380はあらゆるMS-WindowsベースのPCから制御することができます。商品パッケージにはバスモニタに必要なインタポーザ・プローブが装備されています。このインタポーザプローブは最大1600MT/sまでに動作するDDR3 DIMMの二つのスロットのクアッドランクをモニターし解析できます。Read/Writeバーストサイズ2, 4, 8をモニターする能力があります。この必要なものはすべて揃っている「ワンパッケージソリューション」はロジックアナライザを用いるような従来型のデバッグツールを置き替えることができ、DDR3の開発や評価に携わるエンジニアの皆様に対してより良いテスト手法と従来型デバッグツールに要していた極めて高価な費用を低減することを提案していきます。

 

ページトップに戻る

ホストPC動作条件
WindowsR XP, Vista,7
1GHz以上のCPU、 2GB以上のメモリ 
250MB以上のHDD空き領域(ソフトウェアインストール用)、及びデータ保存領域
画面解像度 1024x768以上(16bitカラー) USB2.0或いはイーサネットポート装備 
サポートプロトコル
DDR3
レコーディングメモリ 4 GB
対応データレート
300 MHz〜800 MHz DIMM クロックスピード
プローブインターフェイス
DDR3 UDIMM, RDIMM,SO-DIMMスロットインターポーザ
フロントパネルLED 電源, ステータス, トリガー
フロントパネルコネクタ DIMM スロット1ケーブルインターポーザ, DIMM スロット2ケーブルインターポーザ, Read トリガアウトコネクタ, 外部 RefClk-IN SMA, 
トリガ出力 (SMA) Write トリガ出力 (SMA)
リアパネルコネクタ CrossSync 入力コネクタ, USB 2.0 コネクタ: トリガイン SMA, トリガアウト SMA, インタポーザ・プローブ電源コネクタ
外形寸法 (W x H x D) 20 x 3.2 x 23 cm (8”W x 1.25”H x 9”D)
本体重量
1.5 Kg (3.4 lbs)
入力電源 12V外部ACアダプタ(専用品)
動作環境
動作時:0〜55度、非動作時:-20〜80度、湿度:10〜90% (結露なきこと)

 

ページトップに戻る

クリックで詳細表示されます

Kibra 480 DDR4 DIMM 288-pin Interposers Mx Series

Kibra 480 DDR4 DIMM 284-pin Interposer Mx Series

Kibra 480 DDR3 DIMM Interposer Dx series

Kibra 480 DDR4 SO-DIMM Interposer Mx series

Kibra 480 DDR3 SO-UDIMM (non-ECC) Interposer Dx series

Kibra 480 DDR3 SO-UDIMM (with ECC) Interposer Dx series

Kibra 480 DDR3 SO-RDIMM (with ECC) Interposer Dx series

Mounting Bracket Kit