プロトコル製品一覧

DDR3 & DDR4プロトコルアナライザ
Kibra 480

DDRは「Double Data-Rate Synchronous DRAM(SDRAM)」の略であり、コンピュータシステムに用いられるメモリーのデータ転送に用いられる通信方式です。 DDRはPC100/133 SDRAMの後継規格で、2000年に初めて公開されました。その大きな利点はクロックサイクルの立ち上がりと立ち下がりのエッジ両方におけるデータをフェッチすることができる能力であり、これによりクロック周波数に対して倍速の転送レートを実現することが可能となりました。

例えばDDR200デバイスにおけるデータ転送周波数は200MHzですが、バス転送速度は100MHzです。 DDRメモリバスはPC1600に対しては100MHzクロックレートで動作し、PC1600の場合は100MHz、PC2100の場合は133MHz、PC2700の場合は166MHz、PC3200の場合は200MHzで動作します。しかしながら、それぞれのDDRメモリモジュールとメモリチップはそれぞれ、200MHz(PC1600の場合)実効データレート、266MHz(PC2100の場合)実効データレート、333MHz(PC2700の場合)実効データレート、400MHz(PC3200の場合)実効データレートで動作します。これによりコンピュータ業界は、DDR DIMM Speedとして、データレートに対する実際的な実効データレートを規定しました。 PC1600 DIMMは200MHzで動作するとし、PC2100 DIMMは266MHzで動作する、というような規定です。

他のすべてのコンピュータ技術と同様、メモリー性能と集積度は、高速なCPU性能に適合するために進化を続けています。 DDR2はスループットをより高速にするために設計されており、DDRとDDR2の大きな違いとして、DRAMはDDR2に対するメモリセルがバスレートの4分の1で記録されます。 DDR2 RAMのバス周波数は電気的インタフェースの向上、すなわち、on-die termination, pre-fetch buffers, off-chip drivers により増加されています。 DDR2 RAMメモリはまた、新しいフォームファクタである240ピンDIMM（Dual Inline Memory Module）を用いています。しかしながら、DDR2規格はDDR1規格と互換性はありません。

	DDR2	DDR3
Rated Speed	400-800 Mbps	800-1600 Mbps
Vdd/Vddq	1.8V +/- 0.1V	1.5V +/- 0.075V
Internal Banks	4	8
Termination	Limited	All DQ signals
Topology	Conventional T	Fly-by
Driver Control	OCD Calibration	Self Calibration with ZQ
Thermal Sensor	No	Yes (Optional)

最新のDDRメモリインタフェース技術であるDDR3は過去のDDR企画と比較しても非常に優位な点を持っています。 DDR3は1.5ボルトの動作電圧でピンあたり最大1600Mbpsまでのデータレートに対応します。この動作電圧はDDR2規格で使われた動作電圧1.8ボルトよりも17%低減されています。 DDR3の内蔵電源管理機能は電力未使用時にDRAM部分をリフレッシュする必要性がなく、モバイルアプリケーションにとって非常に有用です。 DDR3はまた、モバイルエンジニアに最小のリフレッシュサイクルを提供することで更なる省電力を行えるようなオプションのサーモセンサ仕様を用意しています。

DDR3はより一層の高速度で動作するように設計されているため、メモリモジュールの信号品質はかつてないほどに重要になっています。 DDR3はDDR2モジュールで見受けられた「T branches」の代わりに「fly-by」ルーティングという手法を用いています。これはアドレスと制御ラインが一つのDRAMからもう一つへシングルパスチェーンされていることで、DDR2ではこの部分を、DDR2モジュールに枝分かれするトポロジを用いていました。「Fly-by」は機械的な線の均衡を取り除き、自動的にメモリーシステムトレーニングにおいてコントローラ固定により発生する自動信号遅延を用いています。それぞれのDDR3 DRAMチップはキャリブレーションのための自動レベル回路を有しており、キャリブレーションデータを記憶する機能を有しています。 DDR3はまた高速化のためにさらに多くの8バンクを内部バンクとして使用します(DDR2は4バンク)。多くの内部バンクは先進プリフェッチにおいてアクセス遅延時間を短縮させることができます。

DDR規格におけるメモリアクセスはバースト的であり、選択された箇所からアクセスを開始し、バーストの合計まで継続されるというものです。さらにインテルによるメモリ設計ではインターリーブされるバースト方式を用いており（ほとんどの他のコントローラはシーケンシャルバースト方式を用いている）複雑さが増しています。インターリーブとシーケンシャルバーストの能力差は、タイミング違反にトリガを行う時に決定的な違いとなります。 DDR3におけるそれ以上の複雑さは、データ線の信号品質試験が含まれることです。 DQ/DQSは双方向であり、開発者はバス上のREAD/WRITE動作の認識を行うためにDQ/DQSを用いなければなりません。 LeCroy製Kibra480 DDR3バスアナライザは、専用に開発された小さな遅延時間をもトリガにかけSMA出力します。

ページトップに戻る

テレダイン・レクロイ製Kibra480は広範囲にわたるDDR4バスとDDR3バスの、JEDECタイミング解析を提供するスタンドアローン型のプロトコルアナライザです。 Kibra 380を背景にKibra 480は高速のDDR4/3信号を干渉せずにモニターすることができます。システムの中に設置しトラフィックを記録、自動タイミング解析やプロトコルの発生などの解析を行います。ウェーブフォームビューワーの全機能はコマンドとエラーを表示しメモリデバイスとコントローラーのデバッグを行います。

レクロイは、より高速なDDRメモリをサポートするKIBRA480プローブのカスタムASICを開発しました。この独自のプローブの実装では、2133 MT / sのDDR3の損失のないキャプチャを可能にする、とDDR42400 MT / sである。 DDR4の電源投入シーケンスを確実に捕獲を含む - のプローブは、セルフパワーのインスタント信号のロックを可能にするためである。別々のプローブは、DDR3とDDR4がU-DIMM/R-DIMMだけでなく、SO-DIMMのフォームファクタの両方をサポートするために用意されています。

手早く、簡単なDDR３とDDR4のデバック
- 自己完備されたプラットフォームシステムにより被測定物への簡単な接続と設定を実現
- カスタムプローブデザインにより次世代高速メモリ転送速度に対応
- キャリブレーションの必要はありません！
- 無償トレースビューワでどこでもだれでもトレース結果を解析
広範囲に対応するJEDEC仕様のトリガとキャプチャ
- リアルタイムで65種類を超えるJEDECバスイベントとタイミング違反を確実に検出
- Extended recording time captures 4X the memory events vs. typical Logic Analyzer State listing
- Interposers will snoop the serial presence detect (SPD) data for fast configuration of the analyzer
- Read/ Write 動作に対するオシロスコープへのトリガ信号出力
特にタイミング解析に的を絞った革新的な表示とグラフィカルユーザインタフェース
- 伝統的なステートとタイミング波形表示機能
- バンク・ステート表示による可視的なI/O分布
- バスメトリックスはバンクごと、DIMMスロットごとに追跡
柔軟でスケーラブルなプラットフォーム
- クアッドランクDDR3もしくはDDR4DIMMの二つのスロットの監視を同時実行
- レジスタードバッファとアンバッファDIMMタイプに対応
- KIBRAプラットフォームをカスケード接続することにより、アドレス・マルチチャネルアプリケーションを提供

ロジック·アナライザ·プラットフォームに依存しているモノリシックテスト??のアプローチのコストと複雑さを克服するために特別に設計された、KIBRA480は、テスト対象のシステムに簡単に接続を提供し、完全に自己完結型のソリューションです。プロービング「スロット·インタポーザ」スタイルを使用して、分析装置は、透過的にリアルタイムで65歳以上のJEDEC状態とタイミング違反を特定するためのリンクを監視します。テスターは（/ CMD/ CNTRLの追加）、アドレス、コマンドおよび制御信号をキャプチャします。状態ベースのキャプチャに注力し、データ信号を除外することで、KIBRA480は、時間がかかり、キャリブレーションおよびセットアップせずにメモリトランザクションの迅速な分析を可能にする。

KIBRA480カスタムは、特定の物理アドレスに、MRS、または読み取り/書き込みコマンドを含む任意のDDRコマンドに対してトリガを指定することができます。シーケンシャル·トリガを使用すると、分析装置は、高/低のシグナル伝達の任意の組み合わせを含むシーケンス内の任意のコマンド/コントロールイベントを待つことができます。必要に応じてタイムアウト状態または再アームアナライザを指定するには、配列内のタイマーを追加します。 NOP＆選択を解除するコマンドのフィルタリングは、選択的に最も重要な操作をキャプチャすることができます。

レクロイ·システムはまた読み取り/書き込み操作のスコープに固有の、リアルタイム·トリガ·アウト（WE）を備えています。この専用、低遅延を使用して信号をトリガーするSMA、スコープがリードを区別し、バス上の動作と書き込み動作にDQ / DQSの関係を使用することができます。

タイミング解析に加えて、KIBRA480は、パフォーマンスの読み取りのために表示されるメトリック、書き込み、モードレジスタ、およびパワーダウンの操作が生成されます。バスメトリックはランクごとに、全体的なメモリ使用率の洞察を提供するために、銀行のグループごとに、バンクごとに追跡されます。

時間のかかるキャリブレーションせずにすぐにレクロイKIBRA480を使用して起動します。単にメモリコントローラパラメータを入力して、録音を開始します。ソフトウェアは自動的に指定されたDIMMのタイプについては、JEDECのタイミング値をロードします。選択的に有効化、無効化、またはオンザフライJEDECトリガー値のいずれかをカスタマイズします。アナライザは違反を検出すると、マーカーは、JEDECのタイミング間隔を確認し、検証することを容易にするためのタイミングビュー内の各エラーイベントに配置されている。

柔軟性がレクロイのバスアナライザ·ソリューションの特徴で残っている。追加された便利なように、KIBRA480は、シリアル存在は、ユーザーが自動的に検出し、システム被試験によって使用されるメモリパラメータを設定できるようにバスから（SPD）データを検出キャプチャすることができます。無料ダウンロード可能なソフトウェアは、開発チーム内でのトレース·ファイルを共有するための利用可能です。使用およびDDR3とDDR4の両方をテストするための支援、その前例のない使いやすさと、KIBRA480システムは、SoC設計者が自分の研究開発予算を活用し、次世代のDDRメモリ技術の彼らのテスト範囲を増やすことができます。

ページトップに戻る

ホストPC動作条件	IntelR PentiumR 4 もしくは AMD Duron プロセッサ以上; USB 2.0 ポート: 1 GB RAM (4 GB 推奨; WindowsR XP，Vista，7
サポートプロトコル	DDR4/3
レコーディングメモリ	4 GB
対応データレート	DDR3 - 300 MHz ～ 800 MHz DIMM クロックスピード DDR4 - 800 MHz ～ 1200 MHz DIMM クロックスピード
プローブインターフェイス	DDR4 UDIMM, RDIMM，SO-DIMM スロットインターポーザ
フロントパネルLED	電源，ステータス，トリガー
フロントパネルコネクタ	DIMM Slot 1 インターポーザ用ケーブルインターフェース, DIMM Slot 2 インターポーザ用ケーブルインターフェース , 外部 RefClk-IN (SMA), Read / Writeトリガー出力 (SMA), インターポーザプローブ電源コネクタ
リアパネルコネクタ	CrossSync コネクタ，ホストPC接続用USB 2.0コネクタ : トリガー入力(SMA), トリガー出力(SMA)
外形寸法	(W x H x D) 20 x 3.2 x 23 cm (8”W x 1.25”H x 9”D)
本体重量	1.5 Kg (3.4 lbs)
入力電源	12V 電源
動作環境	動作時 0 ～ 55 ℃ (32 ～ 131 °F), 非動作時 -20 ～ 80 ℃ (-4 ～ 176°F) 湿度: 10 ～ 90% RH (結露なきこと)