PCI Express 物理層解析
 PCI Express


PCI Express Gen1
コンプライアンス試験パッケージ
QPHY-PCIe

 

PCI Express Gen1コンプライアンス試験パッケージ

主機能

PCI Express 1.1の ソリューション

レクロイのSDA6020とPCI Expressコンプライアンス/デペロップメントパッケージは、Gen1における要望に応じた完全なソリューションを提供します。 SDA6020(シリアル・データ・アナライザ)は、Gen1用のデバイスの高精度な計測に十分な帯域と以下のような機能を持っています。

QPHY-PCIeは PCI Express 1.1の信号(2.5GB/s)に対して、高度に自動化
された使いやすいソリューションを提供します。QPHY-PCIeは、Rev 1.1CEMと
Base Specificiationsに従って多くの試験を実行します。

設計検証用に完全に自動化した究極の 試験ソリューション

レクロイのQPHY-PCIeソフトウェアはデバイス開発を強力にサポートします。このソフトウェアを使うと、完璧に用意されたチェックリストに従い、ステップ・バイ・ステップで開発時に検証が必要な各項目で、コンプライアンス・テストを実行することができます。

自在なPLLの設計検証

PCI Expressの開発者としては、フェーズ・ロック・ループ(PLL)を用いたクロック・リカバリ回路とクロック抽出を十分に理解をしなければなりません。レクロイのSDAソフトウェアは、実質的に実在するどのようなレシーバーのPLL構成でもシミュレーションできる柔軟なクロック・リカバリ・オプションを搭載しています。想定される条件を変えながらシミュレーションすることができます。さらに、参照クロックと送信ジッタの計測ができます。

SSCトラックで簡単解析

PCI Express仕様では、送信信号の中のSSC周波数成分の使用は、 参照クロック(Refclk)ジッタを測るために必要とされています。送信データ、変調周波数とSSCデータ・トラッキングのような測定も、検証しなければなりません。このように非常に多くの複雑な解析を行わなければならないので、レクロイのPCI Expressソリューションで提供される長いメモリと強力な解析ライブラリは、この検証プロセスを非常に単純化することができます。

スペクトル拡散クロック(SSC)の検証には長いメモリと専用の解析機能が必要です。
 

Test1.5 信号品質試験ではアイパターンのTransitionモードが用いられ、トランジション・アイパターンとノン・トランジション・アイパターンが別々に表示されます。これらの2つのアイパターンは同時に別々のマスク条件でテストすることができ、独立した測定パラメータの測定結果が得られます。
 

Test1.8 イニシャル・アクティブ・トレーニング・テストでは、PERST# 信号がハイになってから80ms以内にデータを送り始めること検証します。

 

詳細な結果レポートで迅速な検証

計測結果は、迅速な仕様検証のため、概要をとりまとめた表が必要となります。レクロイのPCI Expressソフトウェア・パッケージは、QualiPHYにより操作が簡単でとても有用なソフトウェア・ソリューション・ツールになっています。QualiPHYは、決められたコンプライアンス試験スクリプトに従い、自動的にオシロスコープの設定をして、信号捕捉、計測、評価を誰でも簡単/確実に行うユニークなフレーム・ワークです。レポート作成機能は、Microsoft Access互換のデータベースをベースとして、この測定結果にテキストとグラフィックスを取り込んでレポートを作成します。QualiPHYに盛り込まれた特長は、以下のような事例で有効です

結線図は、 DUTから特定のテストパターンが出力されるように設定を促します。
 

コンプライアンス・レポートは、テストされた測定値、テスト限界値と表示された画像データの全てを含みます。コンプライアンス・レポートは、HTML、PDFまたはXML形式で作成することができます。

仕様

Test 1.1 − Bit Rate Clock Accuracy PHY.3.1#1
Test 1.2 − SSC TX Data and Modulation Rate PHY.3.1#3
Test 1.4 − Non−SSC TX Data Rate PHY.3.3#2
Test 1.5 − Signal Quality PHY.3.2#1
PHY.3.2#2
PHY.3.2#14
PHY.3.3#1
PHY.3.3#4
PHY.3.3#9
Test 1.6 − TX DC Common Mode Voltage PHY.3.1#12
PHY.3.1#26
Test 1.7 − TX L0 to Electrical Idle to L0 PHY.3.1#23
PHY.3.1#24
PHY.3.1#27
Test 1.8 − RX Detect Voltage PHY.3.1#14
Test 1.9 − RX Detect Hi-Z PHY.3.1#17
Test 1.10 − RX Detect Low-Z PHY.3.1#18
Test 1.11 − Lane-to-Lane Skew PHY.3.3#8
Test 1.12 − TX Output Rise/Fall PHY3.3.#3
Test 1.16 − TX Transitions from Electrical Idle PHY.3.1#19
Test 1.17 − Receiver Detection Sequence PHY.3.1#30
PHY.3.1#31
PHY.3.1#32
PHY.3.1#33
Test 1.18 − Initial Active Link Training EM.2#27
Test 1.19 − Reference Clock Tests  

レクロイから供給する必要機材  *1

SDA6020 シリアル・データ・アナライザ 4ch、6GHz、20GS/s、20Mワード/ch
WL600 WaveLink ProLinkプローブ本体
QPHY-PCIe PCIeGen1コンプライアンス/デベロップメント・パッケージ
D600ST WaveLink 7GHz差動プローブ スモール・チップ・モジュール
D600AT WaveLink 7.5GHz差動プローブ アジャスタブル・チップ・モジュール
LPA-SMA LPA-SMAアダプタ2個、オシロスコープに付属
LNES-2CAB-
SMASMA036
SMA-SMA 36インチ・ケーブル 2本

レクロイから供給できない必要機材

アドインカード試験用PCI-SIGコンプライアンス・ベース・ボード(CBB)

システム試験用PCI-SIGコンプライアンス・ロード・ボード(CLB)
SMA終端 (CBBもしくはCLBの未使用SMAコネクタに全て必要)
ATX用電源ユニット
CBBボード用200kΩ//3pF SMA終端 2個 *2
CBBボード用40Ωと75nFの直列コンデンサによる終端 *3

*1 1.12 送信出力立ち上がり時間/立ち下がり時間試験に必要

*2 1.9 RX Detect Hi-Z試験用
*3 1.10 RX Detect Low-Z試験用


<<戻る |1|2|3456|  次へ>>

ページTOPへ